PLL频率锁定的问题

ygchen2 · 发表于 2013-3-30 10:36:44

各位大侠：小弟做了一个20MHz的PLL ,里面采用8分频比的那种，在CSMC流片，结果出来的信号频率 ...
xibeizi314 发表于 2013-3-26 12:08

登录/注册后可看大图

你的片子能测分频后的频率吗？如果可以，先看看分频器是不是工作正常。

zhangwei198806 · 发表于 2013-3-30 13:32:12

回复 11# ygchen2

建议验证一下PFD，在倍频的时候是不是能检测出来！！

caxias · 发表于 2013-12-24 02:19:27

looks like you used xor instead of D-FF(flip flop) based PFD

暴君 · 发表于 2013-12-27 10:54:45

检查ＣＰ～

wyfchinaitlab · 发表于 2016-3-8 09:18:46

棒棒的！！！！

[原创] PLL频率锁定的问题