在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9449|回复: 3

[求助] VIS035工艺库Milkyway的问题,是否Frong_end lib 和Back_end lib不匹配?

[复制链接]
发表于 2013-3-22 08:36:55 | 显示全部楼层 |阅读模式
300资产

使用VIS035工艺库;

使用ICC软件;

设置环境变量 targetlibraryVISFront_End library:typ.db reference libVISBack_End library:Milkyway;

PR时报警和报错情况如下:

stage1:floorplan

Warning:The pin direction of ‘A1’ pin on‘AN2D1’ cell in the ‘tcb773pwc’ technology library is inconsistent with thesame-name pin in the ‘/data/lib/VIS/VIS035/digital_lib/TSMCHOME/digital/

Back_End/milkyway/tcb772p_400c/frame_only/tcb773p’physical library.No physical link for the logical lib cell.(PSYN-058)

此处的警告应该说明 Front_End library已经读出cell单元。Back_End library也已经读出cell

单元。Front_End 和Back_End cell的pin属性不匹配。

….

Warning:The ‘AN2D2’ cell in the‘/data/lib/VIS/VIS035/digital_lib/TSMCHOME/digital/

Back_End/milkyway/tcb772p_400c/frame_only/tcb773p’physical library does not have

corresponding logical celldescription.(PSYN-025)

说明Back_End读出cell单元,但没有相应的Front_End cell单元匹配

……

Warning:The ‘AN2D1’ cell in the ‘tcb773pwd’technology library does not have corresponding

physical cell description.(PSYN-024)

说明Front_End读出cell单元,但没有相应的Back_End cell单元匹配

Warning:Cell AN2D1 has no orientation;checkFRAME library library /data/lib/VIS/VIS035/

digital_lib/TSMCHOME/digital/Back_End/milkyway/tcb772p_400c/frame_only/tcb773pcell

symmetry.(PSYN-650).


stage 2:placement


Error:The target library does contain allrequired gates.

         Eithera NOR,or an AND and an OR gate(two-input) is required for mapping.(OPT-102)

这是错误报告,无法进行placement下去。


个人认为如果前端库内容读出,后端库读出,则环境变量设置没问题;


之前有人在eetop发帖请教同样的问题,同样怀疑是工艺库的问题。


我的问题是:1.用VIS035的大大们是否遇见过这种问题?工艺厂商提供的库应该不会有问题吧?毕竟那么多人都在用

          2.能否通过Warning和Error确定是工艺库前后端不匹配导致的问题呢?

           3.如果是工艺库的问题,通常的解决方案是不是通过lef转Milkyway来进行PR呢?如何转换?


在ICC中是确认physicallib的pins没有标input,output,inout方向属性的


下面是check_library的结果

#BEGIN_XCHECK_PINS

Number of cells with missing or mismatchedpins in libraries:1176



Errorist of pins mismatched in logicaland physical libraries


发表于 2017-7-14 17:06:33 | 显示全部楼层
请问楼主VIS 0.35um工艺的BCD的吗?想问下VIS 有没有5V普通mos,VDS和VGS同时耐高压的LDNMOS器件?最近想找个满足这种工艺的,或者楼主有遇过类似的吗?
发表于 2018-1-12 13:38:34 | 显示全部楼层
yes, VIS has it !!!
发表于 2020-7-7 09:34:13 | 显示全部楼层
VIS这个工艺咋没听说过,也找不到
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:26 , Processed in 0.025090 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表