在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5981|回复: 10

[求助] marvell面试题求助

[复制链接]
发表于 2013-3-14 12:56:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟有一个marvell的面试题求助,就是若驱动一个全差分共源级电路,如何通过增加一个电容来改善电路的频率特性?
发表于 2013-3-14 13:20:05 | 显示全部楼层
用电容接在两个全差分输出端
 楼主| 发表于 2013-3-14 13:45:03 | 显示全部楼层
回复 2# jiang_shuguo
请问一下这是为什么呢?是因为两个输出用电容想连之后,主极点位置离原点更近所以相位裕度变的更好吗?
发表于 2013-3-14 14:25:06 | 显示全部楼层
应该是这样的,题目不清楚,都不确定主极点在全差分的输出,如果主极点在全差分输出,就是的。
发表于 2013-3-14 14:25:13 | 显示全部楼层
回复 1# crusade823

何为改善?到底要改善成什么样的频率响应
要带宽更宽,还是要什么?
很模糊的问题,面试原题?水平太次
发表于 2013-3-16 01:11:03 | 显示全部楼层
回复 5# fuyibin

我猜是增加带宽,类似于Equalization。
发表于 2013-3-18 10:29:05 | 显示全部楼层
从驱动角度看,就输入P到输出P,输入N到输出N之间接个电容
发表于 2013-3-18 10:56:51 | 显示全部楼层
我是题目都没看懂啊
发表于 2013-3-18 12:01:55 | 显示全部楼层
普通的全差分共源极,输入的极点是前级的事情,所以应该是输出做主极点吧
发表于 2014-2-21 13:37:35 | 显示全部楼层
典型的miller capacitor问题。
楼主可能题目描述不准确。

Cc

Cc

如图中的Cc则为正确答案。
这种Miller cap可以直接分开两个Pole的间距,使得频率响应升高。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-23 11:12 , Processed in 0.108925 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表