在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: afliek

[求助] 拉扎维书上的基准源流片后出现的问题HHNEC 0.13um

[复制链接]
 楼主| 发表于 2013-3-15 14:46:11 | 显示全部楼层




    这个方面的因素已经考虑过了,整个电路也就几十uA的电流,不会使内部温度升高。
 楼主| 发表于 2013-3-15 14:52:08 | 显示全部楼层


你设计的问题应该不大,应该是结构选取的问题了,应该搞个高PSRR的。你Rs上压降较小,你可以看下在VDD变化时 ...
jiang_shuguo 发表于 2013-3-15 08:57




  主要是想弄清楚此结构出现这种现象的原因,现在是VDD的直流点没有变化,1uA的输出电流,说Rs上压降较小的理由在哪里?PSRR太小?
发表于 2013-3-15 16:45:45 | 显示全部楼层
lz能不能把测试电路也发上来,电流是通过什么测得的??
 楼主| 发表于 2013-3-15 22:44:47 | 显示全部楼层


lz能不能把测试电路也发上来,电流是通过什么测得的??
chudong 发表于 2013-3-15 16:45




   测试电路是通过连接p管的栅极镜像一路电流,然后再外串一个1M的电阻测试其压降得来
发表于 2013-3-16 11:55:11 | 显示全部楼层
回复 19# jiang_shuguo


   支持jiang的观点,可以测试下当VDD从1.8V上升到2.1V(300mV)时电流是不是也变大了20%,如果是这样就可以解释了。
发表于 2020-4-20 22:23:28 | 显示全部楼层
D:\svn\svn2\trunk\5_i5_plus\shilan\I5+_PCB7.1_LS4_9935D2_FPGA7.12_200402
发表于 2020-8-24 17:25:50 | 显示全部楼层
Thanks for sharing.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:27 , Processed in 0.018206 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表