求助，关于数字下变频ddc中fir滤波器的FPGA实现

wuyuehang · 发表于 2013-5-26 08:53:00

如果是简单流水线乘累加的话，用寄存器完成系数实时可变，高阶高速适合采取转置型；
如果是分布式算法结构的话，ram里面可以预先存储多组FIR滤波器抽头系数；
如果滤波器系数可变是通过自适应算法实时求得的话，你的DA算法就得开辟出一段时隙用来写ram的值。
基本就这样

kmzhao100 · 发表于 2013-12-19 19:30:11

学习了！

huanghx · 发表于 2014-4-15 12:41:53

我遇到了楼主一样的问题，fir设计的输入输出位宽一样，最后得到的数据有溢出问题，求帮忙指点如何解决

[求助] 求助，关于数字下变频ddc中fir滤波器的FPGA实现