设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 大家知道在DC综合时，怎么限制某个模块不插ICG？ ...
返回列表 发新帖
查看: 2195|回复: 2

[讨论] 大家知道在DC综合时，怎么限制某个模块不插ICG？

[复制链接]
heiwen_zhang
发表于 2013-3-2 09:44:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
大家知道在DC综合时，怎么限制某个模块不插ICG？
大家知道在DC综合时
回复

举报

pandafeeder
发表于 2013-3-2 12:57:20 | 显示全部楼层
把source clock net 设置成 set_dont_touch_network不行吗
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xiaolongnv1013
发表于 2013-3-3 22:52:51 | 显示全部楼层
比较笨的办法就是把这个模块单独综合，把自动插入clockgating选项关掉，然后再把网表合到上一层！
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 11:35 , Processed in 0.015519 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表