在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: ttxs2009

[求助] 请问这些verilog语句综合成什么语句

[复制链接]
发表于 2013-2-26 19:46:35 | 显示全部楼层
回复 6# ttxs2009


    (c)就是锁存器,baidu一下经典电路就知道了,我也不知道!
发表于 2013-2-26 20:55:09 | 显示全部楼层
回复 6# ttxs2009


    自己琢磨就差不多能理解了,自己想到的才是自己的东西
发表于 2013-2-26 22:57:38 | 显示全部楼层
ABC1  和 ABC3是一样的。 综合出来的结果是一样的。
With ABC3, always block is only triggered by select toggling.
If select keeps high, A toggles,  out will not follow A.
So the simulaition result of RTL code is different from that of post-SYN netlist.
发表于 2013-3-20 13:39:48 | 显示全部楼层
正确的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 05:10 , Processed in 0.015208 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表