在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3868|回复: 1

[求助] 关于Soc Encounter 中autoCTS和DC 综合中的小问题

[复制链接]
发表于 2013-2-21 18:38:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在做项目的时候突然遇到两个问题
1,DC在进行综合的时候如果是直接用compile -map_effort high -area_effort high 进行综合的话,是否会自动加入clock gate呢?
2,Soc Encounter中autoCTS里面有一个选项是MaxNumLevel,表示的是构成clock tree的buffer的最大允许深度。。但是我在试验的时候发现这个指标会被autoCTS忽略掉,软件给的信息是说 MaxNumLevel will be ignored in the gated tree. 这句的意思是否表面我的设计里面存着着clock gating所以会被软件忽略?还是别的意思?
发表于 2018-12-23 12:13:00 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:32 , Processed in 0.017676 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表