在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4036|回复: 7

[求助] 虚心求教vcs后仿真的问题!

[复制链接]
发表于 2013-2-17 14:35:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟新人,最近在做一个项目,都是边学边做,代码写完后做了modelsim仿真,FPGA上做了功能验证,然后做了DC综合和用astro做了PR,没做过PT和后仿真,现在布局布线完后把gds文件 用calibre DRC和LVS了下,过了。在cadence里做数模混合仿真好慢好慢放弃了。
服务器上只有PT和vcs,没有形式验证工具,PT正在学。
请问vcs做后仿,具体是哪些步骤呢,因为找不到相关后仿真的教程,时间比较紧,劳烦大神们~
另:vcs后仿用的sdf和网表都是PR后由PR工具输出的吧?PT我知道很重要,但是我还在学,我会在流程中补上的,现在只是不明白vcs怎样做后仿真,万分感谢!!
发表于 2013-2-21 11:39:10 | 显示全部楼层
后仿跟前仿很相似,就是一些信号需要重新定义,名字或者位置变了,
还有就是需要编译sdf文件,PR之后,再由pt写出来的,里面主要是时序信息。
发表于 2013-2-28 22:29:28 | 显示全部楼层
by pass!!1
发表于 2013-3-3 22:31:24 | 显示全部楼层
后仿真和前仿真没多大区别,只是在于 反标sdf,编译option不同。其他的基本一样。如果你设计很大的话,门仿可能需要64bit模式
发表于 2013-3-12 08:56:16 | 显示全部楼层



64位只是提供了更大的memory访问空间以及文件存储大小,跟设计大不大没必然关系,别tmd没搞清张嘴就胡说。
发表于 2018-11-19 12:40:32 | 显示全部楼层
thank you
发表于 2018-11-20 09:14:09 | 显示全部楼层
只是多了个sdf反标的问题
发表于 2018-11-20 09:21:21 | 显示全部楼层
回复 2# clean_water


    正解!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:57 , Processed in 0.022657 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表