在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4454|回复: 11

[原创] Uart在Xilinx Virtex5 FPGA上的实现,包括所有的RTL,仿真,实现以及详细文档~

[复制链接]
发表于 2013-2-6 10:28:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Uart在FPGA Xilinx Virtex5 FPGAboard上的实现,包括所有的RTL,仿真,实现以及详细文档~

uart.zip

3.28 MB, 下载次数: 707 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2013-2-6 13:52:55 | 显示全部楼层
沙发。。。。。。。。。。。。。
发表于 2013-2-6 16:02:57 | 显示全部楼层
Uart在Xilinx Virtex5 FPGA上的实现
发表于 2013-2-16 21:48:50 | 显示全部楼层
Uart在Xilinx Virtex5 FPGA上的实现
发表于 2013-2-16 23:35:41 | 显示全部楼层
谢谢,看看
发表于 2013-2-28 22:19:28 | 显示全部楼层
学习一下,楼主的资料,
发表于 2013-11-8 16:49:47 | 显示全部楼层
学习下 ,谢谢了!--------------------
发表于 2013-11-14 14:33:27 | 显示全部楼层
art在Xilinx Virtex5 FPGA上的实现
发表于 2015-5-16 17:44:39 | 显示全部楼层
回复 1# wangben85


   好东西,谢谢分享!
发表于 2015-11-24 11:21:19 | 显示全部楼层
很详细,可以作为学习用,但是和项目中的不太一样。。T_T
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:27 , Processed in 0.027729 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表