只打一个孔（via），会有什么样的风险？

zjqmyron

整个芯片中所有的信号线（除电源地）的连接都只用一个via，会有什么样的风险？请各位朋友指点。

chrisyl

这个很多信号线都这样的吧，只要满足foundry的规则就行。当然，有空间加点redundant via 更好。

陈涛

做的时候，万一有误差，那个孔就没了

dtww

回复 3# 陈涛


     对于量产的东西来说，打一个以上的VIA是保证良率的一个方法，因为一个VIA很可能会失效的。。。当然，对digital 而言，就没有特别严格的要求了。。。

conniezhou

成熟的工艺对于single via 一般都没有什么问题的。
推荐还是要double via 会比较保险。
有良率的问题也不会怀疑到via 。

xinghw01

路过  。

health

原来如此。

zjqmyron

回复 5# conniezhou


   谢谢你的回复。我看过SMIC提供SRAMcompiler的版图，很多都是单个via和CT，数字的标准单元库也都是single via，所以我觉得在制造上single via应该是没有风险的。那么single via对电路最大的影响应该是电阻，和最大电流密度的限制，于是乎这个项目在会影响芯片面积的地方我全部使用了single via，呵呵，祝我好运吧。

songzm2008

回复 1# zjqmyron


    成熟工艺数字部分都是一个孔的，基本不会有什么问题

ecijun

在数字设计时via数量和设计工艺相关，纳米级设计为保证良率要求多大Via。
在模拟设计时还与信号线电流相关，大电流要求多打Via。