设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › altera官方HDL编码风格

发新帖

查看: 1994|回复: 8

[资料] altera官方HDL编码风格

发表于 2013-1-23 00:46:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Altera Verilog Coding Style Proposal.pdf (2.07 MB, 下载次数: 86 )

相关帖子

回复

楼主| 发表于 2013-1-23 00:47:47 | 显示全部楼层

好东西！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-1-23 08:37:04 | 显示全部楼层

altera官方HDL编码风格

回复支持反对

发表于 2013-1-23 10:24:34 | 显示全部楼层

似乎很权威啊

回复支持反对

发表于 2013-1-23 15:30:50 | 显示全部楼层

回复 1# swjtu1314

很好，学习学习

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-1-23 16:04:53 | 显示全部楼层

还不错，有VHDL的吗？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-3-20 00:35:04 | 显示全部楼层

资料很好，谢谢楼主！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-2-29 09:37:41 | 显示全部楼层

很好的指导

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-2-29 22:17:28 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 21:38 , Processed in 0.023580 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表