在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4327|回复: 1

[求助] 如何用verilog实现dsp的归一化命令——norm

[复制链接]
发表于 2013-1-22 14:34:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT!被归一化的数据为32位有符号数,归一化移动多少位是一个变量,0~20位!时序逻辑实现,每个周期才能完成1位的比较和移位,速度太慢。
要求必须能够被综合!
除了用for,还能怎么样来实现?
发表于 2013-1-23 15:08:23 | 显示全部楼层
always @(*) begin
  case(bit_shift[3:0])
  'd0:
  'd1:
  ...
  'd20:
  default:
  endcase
end
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:39 , Processed in 0.015517 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表