在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: afujian

[求助] 请教个关于DAC buffer的问题

[复制链接]
发表于 2013-1-22 10:22:30 | 显示全部楼层
这个问题是很常见的所有商业的轨到轨输出的单电源运算放大器,它成为最差的更高的负载电流。只有这样,才能覆盖GND水平,充分BW的循环使用负电源轨到包括GND循环将被打破。由于电流吸收器可用于(A类输出),这个电流吸收器将提供一个良好的PSRR比型负电荷泵电源(纹波),可用于提供输出电流驱动能力是足够小,以保持芯片面积合理的小。祝你好运。

This problem is common with all the commercial rail to rail output single power supply OPAMPs and it becomes worst with higher load currents.  Only way to cover GND level with full BW of the loop is to use negative power rail to cover GND where loop will not be broken.  Since a current sink could be used (Class A output) and this current sink would provide a good PSRR- than a Charge Pump type negative power suply (has ripple) could be used provided that your output current drive capability is small enough to keep chip area reasonable small. Good luck.
 楼主| 发表于 2013-1-23 16:56:16 | 显示全部楼层
回复 11# AcoAco
Thanks for your explanation!
发表于 2018-3-13 13:40:48 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:46 , Processed in 0.014441 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表