请教一个FPGA设计的问题

gadflycb · 发表于 2004-10-2 16:50:31

您需要登录才可以下载或查看，没有账号？注册

x

症状：系统运行几个小时后突然一部分工作不正常，但还有部分工作正常。电路板的整个功能基本都是由xillinx的FPGA完成的，器件是60万门的VIRTEX-2E，设计语言是VHDL，另外PCB上还有几块sram。怀疑是某部分的逻辑设计不稳定造成的，请问诸位大侠VHDL设计中应该注意什么样的问题？

guoyu567 · 发表于 2004-10-15 17:06:49

你问的是什么呢？？
你发牢骚还可以啊！！

diploma · 发表于 2005-3-18 13:34:12

不懂

mulan · 发表于 2005-5-12 18:48:54

召唤高手

chen903 · 发表于 2005-12-20 12:55:41

具体问题具体分析，问题现象？

haichao · 发表于 2006-1-19 02:55:51

Running out of clock buffers?

学习着 · 发表于 2006-2-24 14:38:18

hehe

站长推荐 /2