设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（ ...
123456789下一页
返回列表 发新帖
楼主: jackzhang

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

[复制链接]
wilson
发表于 2003-8-7 04:17:18 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

我已经在很多地方推荐过这个网站了.
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-8-8 09:39:53 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

感谢你wilson ，怪不得这几天注册人数有所递曾呢，这都是大家支持的结果。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

XIERLJY
发表于 2003-8-15 12:29:28 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

不错的东东
回复 支持 反对

使用道具 举报

nathan
发表于 2003-8-16 09:06:52 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

3KS
回复 支持 反对

使用道具 举报

发表于 2003-8-17 21:24:10 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

thx
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2003-8-18 13:51:11 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

我正在准备用vhdl写alteral的，正好参考一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2003-8-19 17:07:48 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2003-8-20 11:13:26 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

可以用MUXPLUSII仿真吗？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2003-8-20 12:51:32 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

当然，可以方真，不过具体什么样的是对还是错，你还得参考xilinx的相关datasheet
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2003-8-20 14:13:34 | 显示全部楼层

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

请问，有没有用MAXPLUSII运行、仿真这个程序的？如果有，请指教暗一下。
回复 支持 反对

使用道具 举报

下一页 »
123456789下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-17 03:25 , Processed in 0.017692 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表