在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: terry8876

[求助] LVS时电阻抽不出来

[复制链接]
发表于 2014-4-24 19:50:09 | 显示全部楼层
应该要改CDF参数,CDF->simulation Info->edit 选aucdl里面的instParameters,里面要包含你的CDL阻值别名(一般就叫R)。然后在PROPMAP里面对你的resvaule进行map“nil R->此R是你在aucdl里面定义的阻值别名  r->此r是你CONPONENT par里面定义的阻值别名,要到上层看下)”。
发表于 2014-4-25 10:33:35 | 显示全部楼层
是不是在导出网标的时候有些电阻被过滤掉了,默认好像是2000;
另外还有一种可能就是LVS Rule中关于电阻的Filler Options设置。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:53 , Processed in 0.013706 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表