|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 signallv 于 2013-1-1 22:08 编辑
复杂时钟设计相关资料,前端和后端都应该能用到的资料。 希望对大家有帮助。 |
-
-
automated-subchip-synthesis.pdf
283.59 KB, 下载次数: 115
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
complex-clocking-situations-using-primetime.pdf
243.9 KB, 下载次数: 104
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Critical path verificaiton.pdf
57.78 KB, 下载次数: 122
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
DDR timing sta.pdf
185.49 KB, 下载次数: 111
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
Digital Layout.pdf
3.72 MB, 下载次数: 184
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
multiclk_updated_setclocksense.pdf
273.67 KB, 下载次数: 108
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
my-favorite-dc-primetime-tcl-tricks.pdf
179.09 KB, 下载次数: 99
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
TIMING.pdf
341.43 KB, 下载次数: 105
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
working-with-ddrs-in-primetime.pdf
221.74 KB, 下载次数: 98
, 下载积分:
资产 -2 信元, 下载支出 2 信元
-
-
zimmer_pll_update_051405.pdf
482.08 KB, 下载次数: 77
, 下载积分:
资产 -2 信元, 下载支出 2 信元
|