|
发表于 2013-1-7 18:27:26
|
显示全部楼层
回复 18# Alicezw
这三个工具主要都是做标准单元库的library characterization,其中siliconsmart功能强大些,可以做IO,standard cell,RAM ,ROM register files等等。seed lib都是建立在已有foundry lib基础上进行的,template files工具会自己产生,当然也可以自己修改,单独产生。可以生产需要的时序功耗信息,包括verilog model,datasheet 等等,也就是通常foundry提供给你的一些文档和文件。要做准确的仿真的话,最好要后仿提取的netlist。具体实现过程以及scripts等建议直接私信我,这里说起来不是很容易。如果是模拟电路要做IP的话,可以用nano time或者cadence下的DCM(virtuoso design characterization and modeling)。当然也有其他一些工具和方法实现。总之要明确你最终实现什么结果,具体都要输出哪些文件,这样才能确定实现方法和需要提供哪些文件。 |
|