数模混合LVS

去如风 · 发表于 2021-8-23 15:38:47

MrHlayout 发表于 2021-8-23 15:11
还一种最简单的，不用去改网表，直接在LVS option——database——library中添加spice文件，文件里需要加 ...

想请问.spi和.cdl不是一个文件吗

MrHlayout · 发表于 2021-8-23 16:40:42

去如风发表于 2021-8-23 15:38
想请问.spi和.cdl不是一个文件吗

是一样的东西，但是这个是数字电路，数字电路的cdl是个门级电路，spi就是具体到内部管子的尺寸了，所以你要包含两个文件，才能跑LVS，不然一样不识别的

去如风 · 发表于 2021-8-23 17:04:22

MrHlayout 发表于 2021-8-23 16:40
是一样的东西，但是这个是数字电路，数字电路的cdl是个门级电路，spi就是具体到内部管子的尺寸了，所以你 ...

spice文件是怎么来的呢？

MrHlayout · 发表于 2021-8-23 17:25:15

去如风发表于 2021-8-23 17:04
spice文件是怎么来的呢？

做数字的给你的，这个得问给你做数字电路的人了，他这些文件都会提供给你。

pan.j · 发表于 2021-11-10 19:30:48

MrHlayout 发表于 2021-8-23 15:11
还一种最简单的，不用去改网表，直接在LVS option——database——library中添加spice文件，文件里需要加 ...

你这种在LVS option——database——library添加spice文件的方法能详细说说吗？这样的话那整个TOP（即有analog又有digital）的网表文件怎么处理呢？这个也是需要加进去的吧

MrHlayout · 发表于 2021-11-16 16:18:12

pan.j 发表于 2021-11-10 19:30
你这种在LVS option——database——library添加spice文件的方法能详细说说吗？这样的话那整个TOP（即有a ...

这个你直接用inputs的功能，给TOP的netlist Export导出来就好了

pan.j · 发表于 2021-11-16 18:02:43

MrHlayout 发表于 2021-11-16 16:18
这个你直接用inputs的功能，给TOP的netlist Export导出来就好了

但是如果整个TOP存在数字模块，是导不出整个TOP的netlist的（spice文件，带管子尺寸的那种）。除非是建空symbol，但是建空symbol过LVS的方法，万一存在数字部分PIN脚很多，改PIN的顺序会非常麻烦。

lxm001 · 发表于 2023-8-1 17:54:32

大家有图吗，按照2楼的做法，不知到port顺序，导致lvs net不对

逐末 · 发表于 2023-8-2 09:27:22

学习学习

bing_bing · 发表于 2023-8-2 09:33:56

可以先把digital-top box掉跑跑看先不用网表

[求助] 数模混合LVS