在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10167|回复: 24

[讨论] 在多电源域中,一般大家如何减小噪声通过地对芯片性能的影响?

[复制链接]
发表于 2012-12-25 10:30:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题。
发表于 2012-12-25 10:47:29 | 显示全部楼层
同问啊!好贴要顶!
发表于 2012-12-26 16:38:16 | 显示全部楼层
怎么没有人会呢?还是没人回啊!
发表于 2013-1-4 15:01:05 | 显示全部楼层
分开走线
发表于 2013-1-5 13:00:14 | 显示全部楼层
通过接地方式,减小噪声。
发表于 2013-1-5 13:01:22 | 显示全部楼层
多点接地以及单点接地
发表于 2013-1-5 13:50:45 | 显示全部楼层
1.数字地模拟地分开
2.不同domain 地和sub分开
3.阱隔离环隔离噪声
4.敏感电路远离易产生噪声电路
 楼主| 发表于 2013-1-6 15:14:23 | 显示全部楼层
回复 4# cicixu


    分开走线是必然,但是噪声耦合到衬底怎么处理?
 楼主| 发表于 2013-1-6 15:20:41 | 显示全部楼层
回复 7# qiaqianvwu

有没有听说过噪声耦合到衬底会对芯片产生影响?

这种情况下如何处理?
 楼主| 发表于 2013-1-7 11:01:21 | 显示全部楼层
那大家一般怎么做才能让衬底干净些呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 06:00 , Processed in 0.034828 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表