弱问I2C master读数据时，时钟是由谁产生的？

atlandis · 发表于 2012-12-24 18:02:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

弱问I2C master读数据时，时钟是由谁产生的？谢谢啦

zzj0329 · 发表于 2012-12-24 22:13:20

器件本身有时钟，总线SCK也当做数据处理，不过这个数据是作为接收SDA的时序依据

zzj0329 · 发表于 2012-12-24 22:21:01

你自己看看IIC的IP core的代码就清楚了

richyrichy · 发表于 2012-12-25 07:03:49

I2C master is in charge of generating the clock. All clock devices can send data based on a smiple protocol.

atlandis · 发表于 2012-12-25 10:06:39

回复 4# richyrichy

圣诞快乐，呵，我看到协议了，只是有点不清楚，时钟总线SCK是双向的，对于交换总线的控制权的细节不是很清楚，slave如何知道master端release总线，slave何时把时钟总线拉低，何时释放总线，master何时重新拥有总线控制权？
同样的事情发生在SDA总线上，slave或master发出ACK相应的过程中，交换控制权的细节是怎么的？

atlandis · 发表于 2012-12-25 10:07:53

回复 2# zzj0329

圣诞快乐，呵，我看协议不是很清楚，时钟总线SCK是双向的，对于交换总线的控制权的细节不是很清楚，slave如何知道master端release总线，slave何时把时钟总线拉低，何时释放总线，master何时重新拥有总线控制权？
同样的事情发生在SDA总线上，slave或master发出ACK相应的过程中，交换控制权的细节是怎么的？