[新手求助]谁有16*16乘法器的verilog 代码啊

mengjun12345 · 发表于 2005-12-20 20:59:37

您需要登录才可以下载或查看，没有账号？注册

x

试着用booth算法去做么总觉得有问题，想找一个参考参考，谢谢

keenray · 发表于 2006-3-26 21:28:56

module mult_16(X,Y,Result);
input [15:0] X,Y;
output [31:0] Result;
assign Result=X*Y
endmodule
新手,不知道对不

aguest · 发表于 2006-3-30 16:21:28

佩服楼上的。五体投地。

爱睡懒觉的鱼 · 发表于 2006-6-19 09:41:50

现在Verilog支持有符号数了
我用B-W算法编的程序在FPGA上试了
感觉和直接的赋值差不多消耗硬件

985888406 · 发表于 2014-3-8 21:03:35

回复 2# keenray

。。。。。。

lanbird · 发表于 2014-3-9 15:19:40

感觉就直接用* 吧软件自己综合就好

站长推荐 /2