几道后端设计面试题目分享一下

xjg@hmes

回复 8# 混乱三千年


    不清楚，被朋友问到，就来坛子分享一下。
不会那么巧吧？难道？

gengweigg

学习下  ~

torlies

回复 7# xjg@hmes

transition是正确判断delay的前提，如果transition有violation，setup/hold的值就不准确，也就没有修的必要
所以要先修好tran/cap这样的基本参数，然后再去看setup/hold，这样才是比较准确真实的setup/hold

这也是为什么EDA工具自己修timing的第一步是修tran/cap（一般叫做DRC）

xjg@hmes

回复 13# torlies


    这么一说，感觉也有点道理。谢谢您的指点！
可能是我的理解太片面，这个问题还需要好好思考一下，完全正确（或许也没用完全绝对正确）
的结论等大家讨论完我在做个总结吧~欢迎各位继续讨论、指点！

杭州太美丽

回复 13# torlies


   学习了 呵呵

eeares

CTS之前修复setup意义何在？
CTS之前，clock都是ideal的，这时候的transition和setup都是由data path引起，如果一定要在这个时候fix，无论从数量还是产生因果上来看，显然应该先fix transition violation。

studyfriendship

可以学习

weiboshe

学习了

fu_wang

个人见解，赞同#13说法，在place阶段timing更多的考虑应该是在macro和cell的位置上，transition 没有干净的情况下，修setup的话，且不说在place阶段修不修timing，意义也不太大。

jingest

第一题答案呢。。。