在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: fuyibin

[原创] 关于不同工艺节点mos VTH的短沟道和反短沟道效应解释

[复制链接]
发表于 2020-11-21 10:11:19 | 显示全部楼层
这篇帖子可以认为是“干货”
发表于 2020-12-3 10:41:10 | 显示全部楼层
请问楼主 ,FDSOI22nm工艺有没有RSCE
发表于 2020-12-23 10:49:22 | 显示全部楼层
学习了~
发表于 2021-1-8 11:00:24 | 显示全部楼层
一下解答了好多疑问  非常感谢前辈
发表于 2021-1-30 22:24:00 | 显示全部楼层
感谢楼主分享
发表于 2021-5-19 09:53:13 | 显示全部楼层
学习
发表于 2021-8-20 16:52:19 | 显示全部楼层
非常棒!解决了一个很大的疑惑
发表于 2021-9-9 08:42:24 | 显示全部楼层
谢谢楼主的干货分享,另外有个疑问想歪楼请教。就是我现在主要用180nm的工艺,发现NMOS的失陪普遍比PMOS严重,我用过很多家的都是这样的。但是不知道原因,好像有个书上提到过HALO的影响。确实我也见过有的工艺NMOS有HALO,PMOS没有的。请问跟HALO关系大吗?如果关系大,是不是NMOS,PMOS都有HALO的时候两个的失陪就差不多了呢?
发表于 2021-9-9 09:14:15 | 显示全部楼层
thanks very much,  讲出了在极限短沟道情况下的具体VTH反而升高的原因
发表于 2021-12-20 16:35:38 | 显示全部楼层
非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 23:50 , Processed in 0.020308 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表