在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6136|回复: 28

[资料] Analysis of Jitter due to Power-Supply Noise in Phase-Locked Loops

[复制链接]
发表于 2012-11-28 23:28:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PLL power supply PN and jitter analysis

Jitter Optimization Based on Phase-Locked Loop Design Parameters.pdf

697.36 KB, 下载次数: 218 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Jitter-Induced PowerGround Noise in CMOS PLLsA Design Perspective.pdf

153.65 KB, 下载次数: 217 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2012-11-29 09:24:53 | 显示全部楼层
3q...感謝大大..好資料..
发表于 2012-12-17 06:56:07 | 显示全部楼层
Thanks!!!!!
发表于 2012-12-17 21:10:47 | 显示全部楼层
Analysis of Jitter due to Power-Supply Noise in Phase-Locked Loops

power, supply
发表于 2012-12-18 07:46:46 | 显示全部楼层
looks good. Thanks.
 楼主| 发表于 2012-12-18 21:51:45 | 显示全部楼层
呵呵客气客气
发表于 2013-4-10 06:43:49 | 显示全部楼层
有趣的話題...........
发表于 2013-6-8 12:46:52 | 显示全部楼层
谢谢,对提高PLL性能很有帮助呀
 楼主| 发表于 2013-6-8 14:08:35 | 显示全部楼层
回复 8# hyz


  呵呵还好吧!都是理论的东西!
其实真正到了产品的时候大家最多应用的还是独立power gnd+大面积的DCAP
发表于 2013-10-14 16:27:07 | 显示全部楼层
太好了 感谢楼主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-8 05:44 , Processed in 0.030562 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表