在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1735|回复: 0

[求助] FPGA视频采集相关问题

[复制链接]
发表于 2012-11-26 17:55:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的情况介绍:现在我有一个YC(YCrYCb)格式的一个彩条控制代码,当前每个像素点是10位宽;
我的期望      :为了降低频率,我想把像素点由10位宽提高到20位宽;
我的疑惑  1  : 我想的是可否用组合的方式Y={Y,Cr},但是我不知道行不行,如果行,应该注意在更改的过程中注意哪些问题呢?
              2  :“分时提取”在我的项目中感觉效果应该不错,但是我不懂“分时提取”中(YCrYCb)怎么控制其时钟?如果简单的改为20位,我的哪些地方需要更改;
这是代码连接:http://etudiant.istic.univ-rennes1.fr/current/m1info/Projets/C2Silicium3.0/quartus12.0/ip/altera/audio_embed/simulation/src_common/frb_timing_gen.v


     谢谢各位用你们的宝贵的时间给予我的帮助;谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 00:30 , Processed in 0.014109 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表