用ncverilog后仿的error：reversed part-select index expression ordering

sdustyj

我用ISE综合xilinx的fpga，然后生成网表，用ncverilog作后仿，报以下error：

dobdo_ltmp[31:24] = mem[addrbrdaddr_tmp[14:5]][31:24];                                                   
ncelab: *E,RNGDIR (../ise_lib/src/simprims/X_RAMB16BWER.v,2123|27): reversed part-select index expression ordering [4.2.1(IEEE)].

这样的error有好多个，请高手指教啊，引起这个error的原因是什么呀？都深入到ise的memory库里了，是综合策略有问题吗？
O(∩_∩)O谢谢！

my2817

memor好象不能位引用吧!

kubilago

ise產出的verilog應該沒選對, 選customized吧!