求助关于CDR系统建模

ys0290 · 发表于 2012-11-18 13:51:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

哪位大侠有关于CDR或锁相环系统仿真的资料，小弟不甚感激，matlab，verilog_A或ADS仿真均可。谢谢！具体关于各种jitter怎么仿。谢谢！

martin579 · 发表于 2012-11-22 11:09:59

可以看看 single chip high-speed serial link communications for multi-channel and multi-standard applications

adelezy · 发表于 2012-11-22 11:30:30

是的，同问。
对于Bang-bang型PD，数字filter，PI based那种结构，该如何建立系统模型，
知道这个离散系统的带宽、相位锁定时间及噪声方面的结果呢？

martin579 · 发表于 2012-11-22 11:46:45

回复 3# adelezy

   老师让做的也是bang-bang pd digital filter pi
   请问下关于CDR的带宽是怎么确定的，带宽低可以滤除高频噪声，带宽高可以让CDR更好的追踪输入数据
   还有一般digital filter会引入较长latency，这个怎么解决呢
   还有展频方面怎么处理

   你有相关资料可以参考下吗
   刚开始学习，没人带，搞不懂啊

ys0290 · 发表于 2012-11-22 14:34:16

回复 4# martin579

你是什么工艺的。Data的速率是多高？

martin579 · 发表于 2012-11-22 14:47:54

回复 5# ys0290

.13 只有1G

ys0290 · 发表于 2012-11-26 20:18:45

回复 6# martin579

哦。我是用65nm，做的40G的。我的QQ是2602916364。能否交流下？

hufeng1029 · 发表于 2014-10-26 20:04:16

看看！！

eleven111aaa · 发表于 2016-3-8 16:23:06

有答案来吗？

slq402 · 发表于 2016-3-15 20:41:26

谢谢分享

[求助] 求助关于CDR系统建模

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1