设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SpectreVerilog没有verilog.log文件

发新帖

查看: 1470|回复: 1

[求助] SpectreVerilog没有verilog.log文件

发表于 2012-11-12 09:42:16 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

写了一个激励，导入CADENCE的仿真
说error encountered during simulation
一般我都回去查看VERILOG.LOG文件，这次竟然没有。。。。

Verilog在MODELSIM下都OK

during, error, Simulation, 仿真

相关帖子

回复

发表于 2012-11-14 14:05:45 | 显示全部楼层

需要在.cshrc文件中包含cadence的ldv文件。

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:22 , Processed in 0.020484 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表