在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: XIDIANCAD2

[求助] 虚拟时钟怎么处理

[复制链接]
发表于 2013-12-25 16:45:31 | 显示全部楼层
好像是output上clock 没propagated延迟 所以会有output上setup的问题 用virtual clock 可以解决这问题。
回复 支持 反对

使用道具 举报

发表于 2013-12-25 16:46:59 | 显示全部楼层
回复 2# 陈涛


   不用虚拟时钟,把时钟在output port 上的delay 设成负值 来满足output port 上的setup 可以么?
回复 支持 反对

使用道具 举报

发表于 2013-12-26 16:50:50 | 显示全部楼层
回复 11# 995331220

您好!我用virtual clock 约束了i/o delay,在encounter中CTS后,优化hold的时候,发现报reg2out的violation,路径就是一个寄存器到输出端口,请问我在encounter中该怎么处理virtual clock ?我用了上面说的set_clock _latency -max 1 [get_clocks VCLK] 也没有用。
回复 支持 0 反对 1

使用道具 举报

发表于 2013-12-26 18:41:22 | 显示全部楼层
回复 13# chipcellw


   把出violation port上的时钟,output delay设成付的
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 02:40 , Processed in 0.014647 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表