在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2435|回复: 8

[资料] xilinx的FPGA时序约束介绍~

[复制链接]
发表于 2012-10-31 18:02:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
xilinx的FPGA时序约束介绍,很不错~~~ 赛灵思FPGA设计时序约束指南.pdf (968.58 KB, 下载次数: 112 )
 楼主| 发表于 2012-10-31 18:03:14 | 显示全部楼层
学习FPGA的应该会用的到
 楼主| 发表于 2012-10-31 18:04:56 | 显示全部楼层
顶呀顶呀~~~~
发表于 2012-10-31 21:59:23 | 显示全部楼层
支持一个
发表于 2012-10-31 23:35:28 | 显示全部楼层
都是一些基本的语法应用
发表于 2012-11-1 08:39:19 | 显示全部楼层
xilinx的FPGA时序约束介绍
发表于 2012-11-1 09:10:44 | 显示全部楼层
谢谢分享  最近设计刚好要用
发表于 2012-11-5 00:56:16 | 显示全部楼层
xuexixixixixixi
发表于 2013-2-17 13:04:27 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 00:44 , Processed in 0.025660 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表