求助

louyr

我在做毕业设计的时候发现一个问题：
我的课题是多功能数字钟，用verilog  hdl  编的
所用芯片是EPM7128SLC84—15
硬件已经做好    程序也 已经编好   但是出现了芯片逻辑单元不够的问题
请问除了更换芯片外还有什么其他的方法吗？

serene

呵呵，那就看你能不能把逻辑简化、少占点资源了。
或者换一个资源多的芯片

clarencehk

优化的时候狠一点^_^最近毕业设计多功能数字钟真多啊。