在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2018-12-28 13:26:24 | 显示全部楼层
very good, I need them.
Thanks a lot.
发表于 2019-1-7 12:17:29 | 显示全部楼层
SystemVerilog Verification UVM 1.1 Lab Guide
发表于 2019-1-7 12:19:20 | 显示全部楼层
   楼主高人啊。佩服,呵呵。
发表于 2019-1-7 12:25:06 | 显示全部楼层
good stuff
发表于 2019-1-9 15:06:59 | 显示全部楼层
非常感谢!
发表于 2019-2-13 23:05:12 | 显示全部楼层
Thanks~
发表于 2019-2-16 22:41:59 | 显示全部楼层
多谢分享
发表于 2019-2-20 13:57:26 | 显示全部楼层
多谢分享,学习
发表于 2019-2-22 10:59:32 | 显示全部楼层
真的不错,感谢楼主~
发表于 2019-4-18 17:55:00 | 显示全部楼层
Thank you very much
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-29 02:32 , Processed in 0.027274 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表