设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Testbench Student Guide & Lab Guide 20 ...

1 ... 20 21 22 232425 26 27 28 ... 36 / 36 页下一页

发新帖

楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12（可搜寻 PDF）

mailtoanoopbabu

发表于 2018-6-16 08:44:34 | 显示全部楼层

thanks

回复支持反对

发表于 2018-6-26 21:10:33 | 显示全部楼层

very good

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-6-26 21:11:30 | 显示全部楼层

nice materials

回复支持反对

发表于 2018-6-26 21:12:45 | 显示全部楼层

wanted such materilas for learning

回复支持反对

发表于 2018-6-27 13:26:03 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-7-3 17:05:37 | 显示全部楼层

只有我下载下来总是解压失败么

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-7-16 18:42:15 | 显示全部楼层

thank you man

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-2 04:27:40 | 显示全部楼层

thanks for your sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-9-4 17:02:23 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-9-7 10:07:08 | 显示全部楼层

thanks for sharing

回复支持反对

1 ... 20 21 22 232425 26 27 28 ... 36 / 36 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 04:43 , Processed in 0.022877 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表