设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Testbench Student Guide & Lab Guide 20 ...

1 ... 26 27 28 293031 32 33 34 ... 36 / 36 页下一页

发新帖

楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12（可搜寻 PDF）

发表于 2020-8-5 22:17:12 | 显示全部楼层

I loved It

回复支持反对

发表于 2020-8-25 00:26:51 | 显示全部楼层

thanks alot

回复支持反对

发表于 2020-9-19 17:30:49 | 显示全部楼层

thanks

回复支持反对

发表于 2020-9-19 17:32:26 | 显示全部楼层

nice material

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-9-19 17:34:13 | 显示全部楼层

please post the latest one

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-10-9 15:06:27 | 显示全部楼层

henhao a aaaaaaaaaaa

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-10-26 15:45:44 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-11-8 20:44:44 | 显示全部楼层

感谢分享，先顶再下~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-3-20 19:51:38 | 显示全部楼层

好像没有lab的pdf文档啊下个礼拜

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-3-23 13:23:52 | 显示全部楼层

thanks for sharing

回复支持反对

1 ... 26 27 28 293031 32 33 34 ... 36 / 36 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 02:52 , Processed in 0.021256 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表