设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › AGC Verilog代码设计可以参考

123 4 5 6 7 8 9 10 / 10 页下一页

发新帖

楼主: oop2000

[资料] AGC Verilog代码设计可以参考

发表于 2012-12-18 13:06:30 | 显示全部楼层

感谢楼主的共享.....

回复支持反对

发表于 2012-12-18 13:22:54 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-3-19 13:33:08 | 显示全部楼层

看看，谢谢楼主分享

回复支持反对

发表于 2013-3-20 20:26:44 | 显示全部楼层

DUOXIEDUOXIE

回复支持反对

发表于 2013-3-22 09:33:48 | 显示全部楼层

参考下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-4-15 08:58:03 | 显示全部楼层

good job ~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-5-14 18:12:48 | 显示全部楼层

有没有用verilog_A来写过的，求分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-8-22 09:04:19 | 显示全部楼层

谢谢楼至，参考一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-8-22 11:14:54 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-8-22 11:15:47 | 显示全部楼层

Thanks for sharing

回复支持反对

123 4 5 6 7 8 9 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:55 , Processed in 0.022450 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表