在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2829|回复: 5

[讨论] 0.13um工艺,ARM926ejs主频周期3.6ns,算低吗?

[复制链接]
发表于 2012-10-26 08:46:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zhq415758192 于 2012-10-30 09:05 编辑

规模:         300万门 (标准单元200万门,60万个)
CPU:         ARM926ejs
工艺:         宏力GSMC 0.13um , 1P6M
die size:    5mm X 5mm
utilization:   PR后80% (PAD limited)

请问这样case的CPU一般跑多快? 最高能到多少?

综合后,理想网表周期满足3.3ns (clk uncertainty 0ns,无derate)

最初拿到的std 库,PR后可以跑到3.3ns,后来更新了std库,就不能跑到3.3ns了。

目前PR后满足3.6ns的周期(clk uncertainty 0,无derate)。
发表于 2012-10-26 09:00:26 | 显示全部楼层
0.13um製程下,這樣不算低喔
发表于 2012-10-26 09:04:28 | 显示全部楼层
大約可以的話400MHz可能是極限了,但是utilization:   80%是apr還是apr後的呢?
 楼主| 发表于 2012-10-26 09:37:48 | 显示全部楼层
本帖最后由 zhq415758192 于 2012-10-26 09:46 编辑

回复 3# IceXmas


    80%是PR后的,216封装的,PAD limited的设计

   0.13um,CPU能跑到400Mhz?我们这CPU综合后理想网表才能跑到3.3ns

   有些模块能跑到500Mhz,但是模块不大,也是及其优化的IP,例如UTMI。
发表于 2012-10-26 14:12:20 | 显示全部楼层
我实习的公司用中芯65nm工艺,目标是能跑800MHz。请问你们的Cortex-A9项目在FPGA上验证吗,用的是哪款?一般的FPGA放不下啊,头疼。
 楼主| 发表于 2012-10-26 15:15:50 | 显示全部楼层
回复 5# haowardwang


    要在FPGA上验证的,具体不是我弄的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 17:48 , Processed in 0.021635 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表