0.13um工艺，ARM926ejs主频周期3.6ns，算低吗？

zhq415758192 · 发表于 2012-10-26 08:46:26

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zhq415758192 于 2012-10-30 09:05 编辑

规模：       300万门（标准单元200万门，60万个）
cpu：       arm926ejs
工艺：       宏力GSMC 0.13um , 1P6M
die size： 5mm X 5mm
utilization: PR后80% (PAD limited)

请问这样case的CPU一般跑多快？最高能到多少？

综合后，理想网表周期满足3.3ns （clk uncertainty 0ns，无derate）

最初拿到的std 库，PR后可以跑到3.3ns，后来更新了std库，就不能跑到3.3ns了。

目前PR后满足3.6ns的周期（clk uncertainty 0，无derate）。

IceXmas · 发表于 2012-10-26 09:00:26

0.13um製程下，這樣不算低喔

IceXmas · 发表于 2012-10-26 09:04:28

大約可以的話400MHz可能是極限了，但是utilization: 80%是apr還是apr後的呢？

zhq415758192 · 发表于 2012-10-26 09:37:48

本帖最后由 zhq415758192 于 2012-10-26 09:46 编辑

回复 3# IceXmas

80%是PR后的，216封装的，PAD limited的设计

0.13um，CPU能跑到400Mhz？我们这CPU综合后理想网表才能跑到3.3ns

有些模块能跑到500Mhz，但是模块不大，也是及其优化的IP，例如UTMI。

haowardwang · 发表于 2012-10-26 14:12:20

我实习的公司用中芯65nm工艺，目标是能跑800MHz。请问你们的Cortex-A9项目在FPGA上验证吗,用的是哪款?一般的FPGA放不下啊，头疼。

zhq415758192 · 发表于 2012-10-26 15:15:50

回复 5# haowardwang

要在FPGA上验证的，具体不是我弄的

[讨论] 0.13um工艺，ARM926ejs主频周期3.6ns，算低吗？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2