在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2017|回复: 1

[讨论] 能不能说下您使用fpga/cpld的经验

[复制链接]
发表于 2012-10-20 22:39:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
学习fpga cpld,发现课本讲的不太大,实际使用经验很重要。
我先发下我的收货:
1.经过多次挫折(同一个register不能在不同的always块中赋值,用imperative的方式写describe程序)后,对每个always块都写成这样的形式:
always@(posedge clk,condtion1,condition2,condition2...)
begin
if(condition1)...
if(condition2)...
if(condition3)...
end
2.Quartus 的verilog不支持fork...join
3.#number 只在simulation中有用,在综合里没用
发表于 2012-10-23 13:06:08 | 显示全部楼层
我目前的问题是在modelsim仿真中卡主了,RTL与gatelevel仿真结果不一样
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:56 , Processed in 0.017012 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表