在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2460|回复: 5

[求助] 用cdl in怎么让连线不生成

[复制链接]
发表于 2012-10-17 16:54:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在做cdl转schematic,cdl in后自动生成了连线,很乱,怎么能让连线不生成???
发表于 2012-10-17 17:12:47 | 显示全部楼层
选中线,删除
 楼主| 发表于 2012-10-17 17:22:57 | 显示全部楼层
本帖最后由 iweimo 于 2012-10-17 17:26 编辑

回复 2# xjg@hmes


    感谢,知道了
发表于 2012-10-17 17:26:30 | 显示全部楼层
回复 3# iweimo


    全部只选择线(其他过滤)不会选吗?为什么要一根一根的选
方法:Edit-〉select-〉Filter 只选wire
 楼主| 发表于 2012-10-17 17:27:23 | 显示全部楼层
回复 4# xjg@hmes


    嗯,知道了
发表于 2012-11-5 19:39:51 | 显示全部楼层
在<Virtuoso Schemaic Generation>窗口中不要勾选<Full Place and Route>试试。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-11 05:25 , Processed in 0.022735 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表