在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2646|回复: 1

[讨论] DC综合中的min capacitance violation问题

[复制链接]
发表于 2012-10-15 10:15:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在做DC逻辑综合进行violators报告时,出现min capacitance违例情况,如下:
****************************************
Report : constraint
        -all_violators
        -verbose
Design : cs8a63_sys
Version: C-2009.06
Date   : Sun Oct 14 21:25:35 2012
****************************************

    Net: internal_osc_en
    Capacitance         0.00000
  - min_capacitance     0.00100
  ------------------------------
    Slack              -0.00100  (VIOLATED)

    Net: n_209_net_
    Capacitance         0.00000
  - min_capacitance     0.00100
  ------------------------------
    Slack              -0.00100  (VIOLATED)

请问出现这种违例是怎么造成的?需不需要修复?有什么影响?怎么修复?望高手指点,谢谢~!
发表于 2012-10-15 12:14:23 | 显示全部楼层
估计是zero wire load model的原因,应该可以忽略
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 04:43 , Processed in 0.016563 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表