在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: edayz

[求助] PrimeTime读取sdf报错

[复制链接]
 楼主| 发表于 2012-10-12 16:02:45 | 显示全部楼层
做了一个简单的例子,敲了半天,基本上把这个问题描述完了,我们公司现在做的设计顶层模块中包含了100多个module,我compile后写出的netlist中有除了顶层的module外、还有很多其他的module、而其都在顶层中被调用;写出的sdf文件却只有顶层的
     感觉只要PT能够同时读进去所有module的netlist、然后再read_sdc、read_sdf就应没有问题了?
但是,我不知道该怎样才能读进去,我试着把网表分开成两个文件、然后分别读进去,再读sdc、sdf,任然报错!!!!!
麻烦大家有空给我指点一下!谢谢!!
路过,飘过的,也可以留下自己的一些见解!
 楼主| 发表于 2012-10-12 16:07:37 | 显示全部楼层
我的Primetime脚本的大致内容如下:
。。。
。。
。。。
set  slow_link_path {.....db}
set target_library $slow_link_path
set  link_library $target_library

read_verilog ./inputs/mult.v
link_design
list_designs
reports_cells
read _sdc ./inputs/mult.sdc
read_sdf  ./inputs/mult.sdf
我刚才看一下服务器上的是用的: read_sdc 和read_sdf
 楼主| 发表于 2012-10-12 16:10:40 | 显示全部楼层
除了下面的2句,没看见什么问题

source ./inputs/mult.sdc
read_sdf ./inputs/mult.sdf
请教一下陈版主:这两句应该怎样改写?谢谢!
 楼主| 发表于 2012-10-12 16:17:53 | 显示全部楼层
我把Primetime中的脚本修改了成了
source ./inputs/mult.sdc
read_sdf ./inputs/mult.sdf
还是报类似的错误
 楼主| 发表于 2012-10-12 17:11:01 | 显示全部楼层
我使用link_desgin -keep_sub_designs mult命令link还是只能link一个module

报出警告
Warning:Unable to resolve reference to 'mult_DW_mult_uns_1' in 'mult'. (LNK-005)
Creating black box for 'mult_12/mult_DW_mult_uns_1'
Warning: Module 'mult' in file '.../mult_pt/inputs/mult.v' is not used in the current design
..
 楼主| 发表于 2012-10-12 17:18:05 | 显示全部楼层
怎样才能同时link网表中的多个module?我刚才设置了search_path和link_path也不行,最后还是和刚开始报出的我问题一样找不到port、pins、instance?

各位大神,帮我看看要怎样设置环境才能解决类似的问题?小生这厢有礼了!!!
 楼主| 发表于 2012-10-12 18:23:10 | 显示全部楼层
如果我在dc使用compile -ultra或者是compile -ungroupe_all,写出的网表中只有一个module,用此网表做PT分析没有问题。
    但是对于包含多个module的顶层使用compile -ultra写出的网表仍然是有多个module,做pt分析也有类似的问题;compile -ungroupe_all,写出的网表中只有一个module,用此网表做PT分析没有问题,但是时序太差了。

希望各位大侠,指点迷津!谢谢哈!
 楼主| 发表于 2012-10-12 18:48:58 | 显示全部楼层
如果我在dc使用compile -ultra或者是compile -ungroupe_all,写出的网表中只有一个module,用此网表做PT分析没有问题。
    但是对于包含多个module的顶层使用compile -ultra写出的网表仍然是有多个module,做pt分析也有类似的问题;compile -ungroupe_all,写出的网表中只有一个module,用此网表做PT分析没有问题,但是时序太差了。

希望各位大侠,指点迷津!谢谢哈!
发表于 2012-10-12 23:48:20 | 显示全部楼层
set search_path {"." .......}
 楼主| 发表于 2012-10-13 08:58:32 | 显示全部楼层
我刚才设置了set search_path { "." . ./inputs/  ./inputs/mult.v ./inputs/mult_DW_mult_uns_1.v}还是报同样的错误。
在link第二个module时会自动把第一个module unlink掉
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:10 , Processed in 0.020229 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表