dc多时钟综合约束问题

destiny21

create_clock -name clk -period xx -waveform xx [get_ports clk]
create_clock -name clk_div2 -period  ...
zhouchong0904 发表于 2012-10-10 09:12

                               
登录/注册后可看大图

不太理解这里的clk_div2为什么用create_clock而不用create_generated_clock -name clk_div2 -source [get_ports clk]  [get_pins xx]

还烦请给解释一下

热水加冰

我也不懂！~

onlykals

create_clock -name clk -period xx -waveform xx [get_ports clk]
set_case_analysis x MUX/S    --> (se ...
陈涛 发表于 2012-10-11 08:28

                               
登录/注册后可看大图

陳老大, 這麼做的原因是因為兩個clock 是倍頻關係,所以只要constraint 最緊的那一個path就可以了嗎?

這樣的話, 另一條path上可能會是unconstraint的,
path timing的好壞只能修到trans/cap 的限制裡面

但因為是倍頻關係, margin應該比較寬鬆,故應該timing 會pass.

我這樣的理解是正確的嗎?

p.s. 會這樣問的原因是因為我們上次遇到這種情況
一開始採用你的做法, 但發現case掉的另一條path會很糟

但有可能是因為我們的兩個clock為異步時鐘.

pv811_len

这样做，在timing report 报告中，不能追到最前面的时钟起始点吧？

wsmet

回复 2# zhouchong0904
请问这是什么，怎么用的，你知道怎么调用dc中的门控时钟模块么？