在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2024|回复: 1

[资料] Chipscope的使用

[复制链接]
发表于 2012-10-6 10:43:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

逻辑分析仪的产生有两种方法:Core Generator(核产生器)和Core Inserter(核插入器),第一种方法产生内核,将这些内核例化后添加到原设计文件,最后综合,实现,下载。第二种方法不需要修改原文件,它是将生成的内核添加到综合后的网表文件中,所以我们采用第二种方方法。


Core Inserter 的流程为:


1)    RTL 综合成 Netlist


2)    调用 Core Inserter 插入逻辑分析仪;


3)    布置和布局;


4)    产生 bit 文件下载验证。


1. 首先用ISE对所设计的文件进行综合,然后再添加新建文件,选择ChipScope Definition文件,选择完毕之后,添加到ISE工程。


2.core Inserter进行配置,选择器件族,其它的默认即可,接下来是选择数据位宽,捕捉对比,进行信号连线等配置,可以根据自己的情况详细设置。需要注意的是综合的设置需要保存 Keep Hierarchy,防止优化过度。


3.按照以前运行ISE的步骤即可,知道最后下载到FPGA开发板,在ISE的最后会有ChipScope Pro Analyze,然后点击,就运行逻辑分析仪。然后点击JTAG连接方式,我的是用USB的,然后选择[Device] configure 进行器件配置。在window菜单下面可以选择触发设置窗口等选项,然后运行就可以观察你想要的波形了。


写的有一些简单,详细内容可以参考EDA先锋工作室的
xilinx ISE 5.X 使用详解》,《xilinx ISE 9.X 使用详解》这是一本学习ISE的好书,呵呵。

 楼主| 发表于 2012-10-6 10:43:58 | 显示全部楼层
自己支持一下,先!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:36 , Processed in 0.015487 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表