如何在ICC中加入IO和POWER PAD? 在线等！

HP_ccyz2012

回复 9# 舟syu


    恩，我按照7楼的例子写了一个，把原来网表中的
PVDD1 UVDD1 ( .VDD(VDD) );
  PVSS1 UVSS1 ( .VSS(VSS) );
  PVDD2 UVDD2 ();
  PVSS2 UVSS2 ();
去掉了，但是现在的问题是我做完insert_pad_filler后在PAD之间出现了filler，但是create_pad_rings的时候在这之间没有发现metal routes，这和例子中的不一样，不知道错哪了，求教中~

HP_ccyz2012

回复 12# zhq415758192


    大神什么意思？是说在网表里这样写吗？谢谢！

HP_ccyz2012

回复 14# zhq415758192


    谢谢大神！
我试试去，能不能顺便帮我看看11楼的问题？你遇到过吗？求赐教，谢谢！

舟syu

回复 11# HP_ccyz2012
filler中就有ring， 如果filler能无缝连接的话，就不用再加ring了。 这一点可以通过查看IO，PAD的GDS文件来确认。milk way的
数据库是保存成macro的，所以看不到内部结构。

另外我想问一下，为什么要在pad中间加filler呢？   从芯片的结构来看，  信号应该是 外部信号--wire bond--pad--IO cells，最后与core内连接， 那么IO cell连成环应该就可以了呀,觉得PAD不用做成一个环也可以呢。。

HP_ccyz2012

回复 17# 舟syu


    谢谢！

KingBorn

同样遇到11楼的问题，楼主解决了麻烦不吝赐教~~~~

HP_ccyz2012

回复 19# KingBorn


    像楼上说的现在做完filler填充就行了，PAD直接就形成了环，这包含了ring，你可以导出GDS看看，如果没有就是你的IO库有问题，换一个库

KingBorn

回复 20# HP_ccyz2012

我还有个问题就是在做PNS时执行synthesize_fp_rail的时候提示error:all the P/G pads do not have power ports ,or all the power ports are not connected to power or ground net logically. 在论坛上找，说是IO库中的power pads和ground pads 的ports属性没有定义好，却又不知道如何去定义 在哪个文件里定义，不知楼主是否遇到过这个错误？？？？

xmffsf

回复 1# HP_ccyz2012

楼主，你例化IO PAD的时候，比如我的设计是core_design（ports1），例化的时候设置一个top（ports）顶层，在这个顶层里面例化core_design和IO，top的需要ports吗？还是直接将和PAD连接的信号设置成wire？比如：module top（input clk,input en,output dout);
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO，PAD是输入端，C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));
然后把clk_to_core和en_to_core和core_design链接起来；还是：
module top（）
wire clk,en,dout;
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO，PAD是输入端，C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));

胡兵

回复 11# HP_ccyz2012

我也是加了filler后 create pad ring无反应    pad电源地端口derive_pg_connection不成功  为什么