serdes SSC pll

adelezy · 发表于 2012-9-27 11:40:37

回复 10# fogworld

你能说说你关心的指标吗？

adelezy · 发表于 2012-9-27 11:46:04

弱弱的问个问题，TX里面要看ISI引起的DJ的话，会输入加PRBS，再看接收端的眼图，知道DJ是多少。
那对于RX来说，如果有均衡模块的话，可以将TX+RX串起来，在TX加PRBS，然后看均衡后的眼图。
如果RX里面没有均衡器，就是buffer的话，就没必要做这个了吧

adelezy · 发表于 2012-9-28 16:07:57

对于ssc pll，N divider的传输因子怎样写呢，如果还写成1/N 的话，这个分析就体现不出来有30kHz的0~5000ppm的调制效果了呀

ygchen2 · 发表于 2012-10-9 02:41:44

用FNPLL通过调节反馈分频器实现SSC是没有问题的。
其实，SSC不见得非得用FNPLL，也可以在整分频PLL输出时用一个多模式分频器来实现，只要后面的TXPLL带宽比SSC信号模式调节频率（比如，对于33kHz的SSC，可以用几MHz或更高频率去调节多模式分频器）低一个量级，就应该没有问题，当然SSC本身频率很低是可以通过TXPLL频带出现在TX时钟的。

ygchen2 · 发表于 2012-10-9 02:50:11

以前是做PLL的，觉得都已经好像模拟的那些纯模拟的运放啊什么的都接触不到了，做了serdes发现，离模拟越来越 ...
adelezy 发表于 2012-9-26 17:00

登录/注册后可看大图

你说的SERDES是纯粹信号串并转换电路，和一般概念SERDES有些差别，只是其中一小部分，输入端的信道均衡补偿，CDR才是更具挑战的部分。如果这些都可以用简单的standard Cell搭出来，那就真牛了。。。

adelezy · 发表于 2012-10-10 11:59:46

如果设计RX，对于没有均衡器的RX，就是buffer的话，还有必要做眼图分析吗？

qing.chen · 发表于 2012-10-17 20:40:35

回复 8# adelezy

不是吧，楼上做serdes这么水啊。

qing.chen · 发表于 2012-10-17 20:45:23

回复 16# adelezy

那要看你的传输数据率和信道非理想效应对信号的影响了。

calven · 发表于 2012-10-18 10:51:29

dsm对信号是全通的，只不过加了Noise

calven · 发表于 2012-10-18 10:56:52

一般三角波的频率也就是几十K（slow ssc)

[求助] serdes SSC pll

站长推荐 /1