在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18938|回复: 29

[求助] 修不掉max_fanout违例怎么办?

[复制链接]
发表于 2012-9-3 18:00:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人在做后端过程中,始终存在max_fanout违例怎么办?
DC约束如下:
set_max_fanout 20 [current_design]


布局布线后如下:
+----------------+-------------------------------+------------------+
|                |              Real             |       Total      |
|    DRVs        +------------------+------------+------------------|
|                |  Nr nets(terms)  | Worst Vio  |  Nr nets(terms)  |
+----------------+------------------+------------+------------------+
|   max_cap      |      0 (0)       |   0.000    |      0 (0)       |
|   max_tran     |      0 (0)       |   0.000    |      0 (0)       |
|   max_fanout   |      0 (0)       |     0      |    317 (317)     |
+----------------+------------------+------------+------------------+


用pt读入spef文件后如下:
Constraint                                       Cost
    -----------------------------------------------------
    max_delay/setup                                  0.00  (MET)
    min_delay/hold                                   0.00  (MET)
    sequential_clock_pulse_width                     0.00  (MET)
    min_period                                       0.00  (MET)
    max_capacitance                                  0.00  (MET)
    max_fanout                                   11750.00  (VIOLATED)


分析报告可知大概有百余条违例信息,最大的违例为-120;这些违例均出现在在时钟线上!

请问该如何把这些违例优化掉?encounter中优化了几次,十分顽固。。。。不过所幸后仿正确。。

多谢各位了
发表于 2012-9-3 18:24:57 | 显示全部楼层
setOptMode -fixFanoutLoad true -fixDRC true
optDesign -drv
 楼主| 发表于 2012-9-3 18:35:10 | 显示全部楼层
回复 2# 陈涛


    多谢版主,尝试了
optDesign -preCTS -drv
optDesign -postCTS -drv
optDesign -postRoute -drv
但是还是修不掉,请问是什么原因造成的啊?
发表于 2012-9-3 18:55:40 | 显示全部楼层
在clock.ctstch中的每个时钟下加一条 : MaxFanout  18  然后在做CTS
这些是dont_touch属性的,工具优化时序的时候是不会优化它的
发表于 2012-9-3 23:15:13 | 显示全部楼层
应该是CTS的过程中没有修掉这些在时钟路径上的max fanout
在ctstch文件中要加上maxfanout value。
如果还有drv为例,最好在pt中把这个violation报告的完整点,看看是什么原因。我记得pt可以报告出很详细的violation报告,可以看线网的cap等。看看有没有不合理的地方。
发表于 2012-9-4 00:06:42 | 显示全部楼层
是否为clock net 或者 dont_touch net
发表于 2012-9-4 09:18:51 | 显示全部楼层
如果都是clock上的,感觉像是CTS没做好,看看你的max density多少,当前design的density多少;还有就是在CTS时加上fanout的约束,再看看你的clock net的属性是否是dont touch。
 楼主| 发表于 2012-9-4 10:53:09 | 显示全部楼层
回复 4# bsbs525


    多谢啊,我用了您的方法,很有效果,只不过还有117个违例修不掉,但是也就是-3或者-2的样子。。。
 楼主| 发表于 2012-9-4 10:54:38 | 显示全部楼层
回复 7# 14052011


    密度百分之九十三左右吧。。。
发表于 2012-9-4 16:43:53 | 显示全部楼层
回复 9# jackyuqian


    你查一下你的max_density设的多少,针对你的93%,可能你的max_density要设95%。如果设的太小,工具是不会给你好好做CTS的,就会导致很多max fanout问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:49 , Processed in 0.021136 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表