在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jxyang1005

[求助] 跑LVS是出现错误bad component subtype

[复制链接]
发表于 2013-3-5 16:14:10 | 显示全部楼层
为什么很多人发现LVS有问题都是手动去改网表呢,如果是严格按照电路进行设计的版图,那么这个错误就是版图的PCELL调用错了,或者某一层辅助layer(帮助LVS识别器件)没有画或者画成别的辅助层了。上面很多人说的要改cmim=cp,如果cmim和cp真的就是两个不同的器件,那版图就是真的有问题了。如果网表是从电路直接提出出来的或者是电路设计提供的,那么还是先从自己的版图入手去寻找错误吧,因为LVS从不骗人,所以你也不能用语句去骗自己。个人观点。
发表于 2013-8-27 17:55:57 | 显示全部楼层
碰到同样问题!!~!!
发表于 2014-2-11 00:03:11 | 显示全部楼层
回复 8# professor_h

大神! 我遇到类似的错误,果然是切换metal stack option之后忘了改rule的选项了...
发表于 2015-1-7 15:50:23 | 显示全部楼层
强力挖坟,楼主现在解决了吗?我也是遇到这个问题
发表于 2015-1-7 16:17:48 | 显示全部楼层
赞成11楼的说法
发表于 2015-1-8 11:30:19 | 显示全部楼层
类型画错了,电路要求的是cp类型,你画的不是,你和电路人员商量一下,确定用哪种类型的电容
发表于 2015-1-15 08:18:20 | 显示全部楼层
确认layout没有问题,4楼的是正解。
发表于 2015-1-15 08:57:48 | 显示全部楼层
一句话:改网表可以加深自己对layout与netlist与svdb里sp之间关系的认识
发表于 2015-2-25 11:40:42 | 显示全部楼层
device typr 錯誤
要嘛你用錯layout device
不然就是RD用錯
发表于 2015-2-28 13:10:41 | 显示全部楼层
11楼好观点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-31 05:41 , Processed in 0.023662 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表