电源抑制比的问题！

vikinglan

回复 5# hhlunar

我也想知道答案谢谢

venric

拉扎维那书写的电源抑制比说的是电源对输出的影响，我的理解是那个电源是把地给理想化的。。所以在实际考虑电源抑制比的时候应该也是把地的变化给考虑进来的。

hezudao

干吗一定要地clean,

zwtang

尽最大可能保证地线的干净，也就说，芯片内所有与VSS连接的节点到PCB板地线的寄生阻抗最小。
有人说，地线是微波电路的"生命”。应该进一步，地线是电路的“生命线”。

地线电平是参考，当然PSR只需要看电源的性能。如果以电源电源为参考的话，地线的PSR需要考虑。

zwtang
2012/8/18

andrew1986

看到你的电路了，单纯来看这块电路，这样的BG确实对GND上的noise几乎没有抵抗力。
我个人认为哈，关键是你的BG和其他电路在layout上共地情况是否恰当，因为你输出的稳定电压本质上是电压差，即Vref-V（bg’s gnd），这个是相对恒定的，保证bg的gnd和其他电路gnd尽量一致，你的Vref就没有太大的电源抑制比问题了。所谓的BG电路的PSRR一般只仿真Vdd端到Vref的PSRR，其实隐含了前提条件：BG电路和其他部分电路共地良好。这不是仿真保证的，而是layout以及制程来保证的。

jerykot

回复 4# wocaishidac


    有咋好的办法解决这种问题？
电磁干扰引起的？

semico_ljj

同学。。。

gaojun927

这得具体电路具体分析了，没有一个固定的说法。bg的输出在dc下一定是针对自己局部的地了。但是他的输出被后一级如何使用情况又不一样。假如后一级是个buffer，再假设两边的地dc下有差异，那么就要看buffer的输出需要针对谁而言了。如果buffer的输出需要针对buffer的地，那么bg的地（相对于buffer的地）变化就等价于buffer输入的变化，buffer的地变化是没有讨论意义的。如果buffer的输出需要针对外部另一个地，那么bg地（相对于外部地）的变化等价于buffer输入的变化，buffer地（相对于外部地）的变化等价于负psrr的影响。这还只是dc下情况的讨论，在ac下，电容起到主导作用，电容如何放置又是一番问题。这些情况在现实电路中都有可能发生。其实如果能正确画出电路，分析的方法只需要最基本的分析技巧，但是难就难在把实际的情况转成电路图。这也是差分比单端有优势的一个重要方面。我推荐adi的几份针对ground的application note，讲的比较清楚。

gaojun927

至于优化方法，如果能所有的地保证完全一致，那自然就没什么可讨论的了。但有时候这种理想情况并做不到。那时候把各个地尽可能短接？有时候似乎并不是最好的方法，因为我曾经看到有人举出了一个例子来反驳，也看到某个仪器并没有这么做。这也是我一直想知道答案的问题。

hezudao

回复 18# gaojun927


    这位说的比较靠谱，单纯对一个模块来说，局部ground足够low impedance,所有电压track ground至少对自己来说就够了。用local bypass+r 和star connection可以避免由于共地bonding wire的影响，不共地模块用differential也能解决ground pollution的问题。