电源抑制比的问题！

totowo

其实也不是不可以仿真啦，带上package模型和别的电路一起仿真，可以评估，只是可能会比较慢。。。。
上面大家的讨论都很对，讨论问题确实必须针对应用背景啊，手机里的芯片，所有的地其实最后都refer到拿着手机的人体到大地，如果是医疗电子里的微弱信号检测，信号是uV级别，可能答案又不一样。
楼主能提出这个问题说明自己是会思考会主动性的，很多答案你可以自己根据你的应用背景，通过做一定的仿真来得到一定的结论。
前面说的仿真方法里，比如你的bondwire电感比如跟旁边的某个clk信号的bondwire有互感。。。你仿真发现只有k值低于某个水平时才不会对噪声产生比较明显的contribution（在最恶劣的corner下）。最后可能的结论是，此bondwire线临近两根线都必须是别的bond wire地线才有可能屏蔽掉这个问题。。。当然我们最后可以说，哦这是显然的嘛，就跟我们射频电路的pin周围不会立刻放大规模数字电路的pin一样。。。但是只有通过仿真得到一定的data，你才对你的芯片有自信对吧：）

看到你的电路了，单纯来看这块电路，这样的BG确实对GND上的noise几乎没有抵抗力。
我个人认为哈，关键是你的BG和其他电路在layout上共地情况是否恰当，因为你输出的稳定电压本质上是电压差，即Vref-V（bg’s gnd），这个是相对恒定的，保证bg的gnd和其他电路gnd尽量一致，你的Vref就没有太大的电源抑制比问题了。所谓的BG电路的PSRR一般只仿真Vdd端到Vref的PSRR，其实隐含了前提条件：BG电路和其他部分电路共地良好。这不是仿真保证的，而是layout以及制程来保证的。
andrew1986 发表于 2012-8-18 09:17

                               
登录/注册后可看大图

szyacj

尽最大可能保证地线的干净，也就说，芯片内所有与VSS连接的节点到PCB板地线的寄生阻抗最小。
有人说，地线 ...
zwtang 发表于 2012-8-18 07:13

                               
登录/注册后可看大图

    长文兄？ 高手！！

griffinseu

学习，学习。

crcherry

回复 8# wocaishidac
请教一下啥是twin power supply啊？为什么采用这个就能抑制地的噪声了呢

mcgrady

回复 20# hezudao


学习了

    用local bypass+r 和star connection可以避免由于共地bonding wire的影响

大侠这句话是什么意思 ？望不吝赐教

semico_ljj

gnd
  用磁珠？
！

wwj130622

如何去分析电源抑制比呢

erictien

学习了！！！！

此系封

回复 18# gaojun927

你好，能分享一个你提到的ADI的这方面的资料吗？
谢谢！